V-11 - V-11
Die V-11 , den Codename „Scorpio“, ist eine Miniprozessor - Chipsatz Implementierung der VAX - Befehlssatzarchitektur (ISA) entwickelt und hergestellt von Digital Equipment Corporation (DEC).
Geschichte
Der V-11 war das erste VAX-Mikroprozessordesign von Digital, wurde jedoch nach dem MicroVAX 78032 als zweites ausgeliefert . Es wurde auf der 39. Internationalen Festkörperschaltungskonferenz 1984 neben dem MicroVAX 78032 vorgestellt und Anfang 1986 in Systemen eingeführt, die mit 5 MHz (200 ns Zykluszeit) und 1987 mit 6,25 MHz (160 ns Zykluszeit) arbeiten. Der V-11 war Eigentum von DEC und wurde nur in den Minicomputern VAX 8200 , VAX 8250 , VAX 8300 und VAX 8350 verwendet . und die VAXstation 8000 Workstation .
Bei 5 MHz zeigte der V-11 ungefähr die gleiche Leistung wie der VAX-11/780- Supermikomputer . Mit 6,25 MHz war es ungefähr 1,2-mal schneller als der VAX-11/780.
Der V-11 war Teil des Scorpio-Programms, das darauf abzielte, DEC die Möglichkeit zu geben, integrierte Schaltkreise ( VLSI) mit sehr großer Integration (VLSI) zu entwickeln und herzustellen . Weitere Aspekte des Programms waren die Entwicklung einer neuen CAD-Suite ( Computer Aided Design ) und eines neuen Halbleiterprozesses, deren Ergebnisse CHAS bzw. ZMOS sind. ZMOS war das erste Halbleiterverfahren, das vollständig von DEC entwickelt wurde.
Beschreibung
Der V-11 war ein Multichip-Design, das hauptsächlich aus einem I / E-Chip, einem M-Chip, einem F-Chip und fünf ROM / RAM-Chips bestand. Im Gegensatz zum MicroVAX 78032, der eine Teilmenge von VAX ISA implementierte, war der V-11 eine vollständige VAX-Implementierung, die alle 304 Anweisungen und 17 Datentypen (Byte, Wort, Langwort, Quadword, Oktaword, F-Floating, D-) unterstützte. Floating, G-Floating, H-Floating, Bit, Bitfeld variabler Länge, Zeichenfolge, nachfolgende numerische Zeichenfolge, führende separate numerische Zeichenfolge, gepackte Dezimalzeichenfolge, absolute Warteschlange und selbstbezogene Warteschlange).
Die Chips im Chipsatz wurden mit vier Bussen verbunden: MIB, DAL, PAL und CAL. Der MIB (Mikrobefehlsbus) übertrug Mikrobefehlssteuersignale und -adressen vom Steuerspeicher zu den I / E- und F-Chips. Die MIB ist 40 Bit breit, hat die gleiche Breite wie ein Mikrowort und ist paritätsgeschützt . Der DAL ist ein paritätsgeschützter 32-Bit-Bus, der Datenadressen zu und von den I / E-, M- und F-Chips, dem Cache, den RAMs des Backup-Übersetzungspuffers und der Port-Schnittstelle überträgt.
ROM / RAM-Chip
Der ROM / RAM-Chip (DC327) implementierte ein Fünftel des patchbaren Steuerspeichers . Es enthielt einen Nur-Lese-Speicher (ROM) mit 16.384 x 8 Bit (16 KB) , einen Arbeitsspeicher- RAM mit 1.024 x 8 Bit (1 KB) und einen inhaltsadressierbaren Speicher mit 32 x 14 Bit (CAM). Das ROM enthielt den Kontrollspeicher, wobei der RAM zum Speichern von Kontrollspeicher-Patches verwendet wurde. Der ROM / RAM bestand aus 208.000 Transistoren auf einem Chip mit einer Größe von 344 mil mal 285 mil (8,74 mm mal 7,24 mm) für eine Fläche von 98.040 mil 2 (63,25 mm 2 ). Es zerstreute 1 W.
I / E-Chip
Der I / E-Chip (DC328) enthielt einen Befehlspuffer, einen Mikrosequenzer , eine Ausführungseinheit und einen Mini-Translationspuffer (MTB). Der Befehlspuffer ist ein 32-Bit-Puffer mit zwei Einträgen, der vorab abgerufene Befehle enthielt . Die Leistung wurde verbessert, indem eine Reihe von Anweisungen zur Ausführung bereitgehalten wurden. Die Hardware hat versucht, den Anweisungspuffer jederzeit voll zu halten. Die Ausführungseinheit bestand aus 16 32-Bit- Allzweckregistern, die von der VAX ISA definiert wurden, einer arithmetischen Logikeinheit (ALU) und einem Shifter. Das MTB ist ein Translation Lookaside Buffer (TLB). Es enthielt fünf Seitentabelleneinträge (PTEs), einen für Anweisungen und vier für Daten. Im Falle eines Fehlers wird der Backup Translation Buffer (BTB) im M-Chip verwendet. Der I / E - Chip bestand aus 60.000 Transistoren auf einem Chip gemessen 354 mils von 358 mils (8,99 mm x 9,09 mm) für eine Fläche von 126.732 mil 2 (81,76 mm 2 ). Es zerstreute 5 W.
M Chip
Der M-Chip (DC329) war für die Speicherverwaltung und die Interrupt-Behandlung verantwortlich. Es enthielt die BTB-Tags (Backup Translation Buffer), Cache-Tags und internen Prozessorregister. Der M-Chip enthielt auch die durch die VAX-Architektur definierte E / A-Funktionalität und erzeugte das Taktsignal für den Chipsatz.
Der Backup-Übersetzungspuffer war im Wesentlichen ein Translation Lookaside Buffer (TLB), der einen Fehler im MTB behandelte. Das BTB enthielt 512 Seitentabelleneinträge (PTEs), von denen 256 für Systemraumseiten und 256 für Prozessraumseiten waren. Im M-Chip befinden sich 128 BTB-Tags, eines für jeweils vier PTEs. Das BTB wurde mit externen RAMs implementiert.
Es gibt 26 interne Prozessorregister, die vom Mikrocode zur temporären Speicherung verwendet werden, wenn komplexe Befehle ausgeführt werden, die mehrere Zyklen erfordern.
Der M-Chip bestand aus 54.000 Transistoren auf einem Chip mit einer Größe von 33,6 mil mal 332 mil (8,61 mm mal 8,43 mm) für eine Fläche von 112.548 mil 2 (72,61 mm 2 ). Es zerstreute 3 W.
F-Chip
Der F-Chip (DC330) enthielt eine Gleitkommaeinheit (FPU). Es unterstützte die meisten VAX-Gleitkommaanweisungen und die in der VAX-Architektur definierten Datentypen f_floating , d_floating und g_floating und war auch für die Ausführung von Ganzzahl-Divide- und Multiplikationsbefehlen verantwortlich. Der F-Chip empfing Opcodes vom I / E-Chip und Mikrobefehle vom Steuerspeicher über den MIB-Bus. Operanden wurden aus dem Speicher oder den Allzweckregistern über den DAL-Bus empfangen, der auch zum Zurückschreiben von Ergebnissen verwendet wird. Es bestand aus 29.600 Transistoren auf einer Düse von 341 mil mal 288 mil (8,66 mm mal 7,32 mm) für eine Fläche von 98.208 mil 2 (63,36 mm 2 ). Es zerstreute 2,5 W.
Der F-Chip war eine Ableitung des FPA, der zum J-11- Mikroprozessor-Chipsatz gehörte, einer Implementierung des PDP-11 . Der F - Chip sollte ein völlig neues Design für die V-11 entwickelt werden, wurde aber zugunsten eines Derivats als Teil der Bemühungen annulliert die V-11 zu vereinfachen , damit es schneller als die Entwicklung der abgeschlossen werden konnte 78032 MicroVAX hatte begonnen.
Zwischenspeicher
Der V-11 verfügt über einen externen 8-KB- Primärcache . Der Cache wurde physisch adressiert und verfügt über einen 64-Byte- Cache-Block .
Körperlich
Der V-11 - Chipsatz enthielt insgesamt 1.183.600 Transistoren verteilen neun Düsen in Digital ZMOS Prozess, einen 3,0 & mgr; m hergestellt NMOS mit zwei Ebenen von Verbindungsprozess.
Verweise
- " KA820 / KA825 Processor Technical Manual , dritte Ausgabe, April 1987". EK-KA820-TM-003. Digital Equipment Corporation.
Weiterführende Literatur
- Johnson, WN; Herrick, WV; Grundmann, WJ (Oktober 1984). "Ein VLSI VAX-Chipsatz" . IEEE Journal of Solid-State Circuits 19 (5): 663–674.
- Johnson, W. (Februar 1984). "Eine VLSI-Supermicomputer-CPU" . ISSCC Digest of Technical Papers : 174–175.