Flash-Speicher - Flash memory

Ein zerlegter USB-Stick . Der Chip auf der linken Seite ist Flash-Speicher. Der Controller befindet sich auf der rechten Seite.
Eine mSATA-SSD mit entferntem Etikett, um den Chipsatz und NAND anzuzeigen.

Flash - Speicher ist ein elektronisches nichtflüchtigen Computerspeicher Speichermedium , das elektrisch gelöscht und neu programmiert werden kann. Die beiden Haupttypen von Flash-Speicher, NOR-Flash und NAND-Flash, sind nach den NOR- und NAND- Logikgattern benannt . NOR-Flash verwendet das gleiche Zellendesign, bestehend aus Floating-Gate- MOSFETs . Sie unterscheiden sich auf Schaltungsebene, je nachdem, ob der Zustand der Bitleitung oder der Wortleitungen hoch oder niedrig gezogen wird. Beim NAND-Flash ähnelt die Beziehung zwischen der Bitleitung und den Wortleitungen einem NAND-Gatter; im NOR-Flash ähnelt es einem NOR-Gatter.

Flash-Speicher, eine Art Floating-Gate- Speicher, wurde 1980 bei Toshiba erfunden und basiert auf der EEPROM- Technologie. Toshiba begann 1987 mit der Vermarktung von Flash-Speichern. EPROMs mussten vollständig gelöscht werden, bevor sie neu beschrieben werden konnten. NAND-Flash-Speicher können jedoch in Blöcken (oder Seiten) gelöscht, geschrieben und gelesen werden, die im Allgemeinen viel kleiner sind als das gesamte Gerät. Der NOR-Flash-Speicher ermöglicht das Schreiben eines einzelnen Maschinenworts – an eine gelöschte Stelle – oder das unabhängige Lesen. Ein Flash-Speicherbauelement besteht typischerweise aus einem oder mehreren Flash- Speicherchips (von denen jeder viele Flash-Speicherzellen enthält) zusammen mit einem separaten Flash-Speicher-Controller- Chip.

Der NAND-Typ findet sich hauptsächlich in Speicherkarten , USB-Sticks , Solid-State-Laufwerken (die seit 2009 hergestellt werden), Feature-Phones , Smartphones und ähnlichen Produkten zur allgemeinen Speicherung und Übertragung von Daten. NAND- oder NOR-Flash-Speicher werden auch häufig verwendet, um Konfigurationsdaten in zahlreichen digitalen Produkten zu speichern, eine Aufgabe, die früher durch EEPROM oder batteriebetriebene statische RAMs ermöglicht wurde . Ein wesentlicher Nachteil des Flash-Speichers besteht darin, dass er nur eine relativ geringe Anzahl von Schreibzyklen in einem bestimmten Block aushalten kann.

Flash-Speicher wird in Computern , PDAs , digitalen Audioplayern , Digitalkameras , Mobiltelefonen , Synthesizern , Videospielen , wissenschaftlichen Instrumenten , Industrierobotik und Medizinelektronik verwendet . Flash - Speicher hat sich schnell zu lesen Zugriffszeit , aber es ist nicht so schnell wie statisches RAM oder ROM. In tragbaren Geräten wird es aufgrund seiner mechanischen Stoßfestigkeit gegenüber Festplatten bevorzugt .

Da Löschzyklen langsam sind, bieten die großen Blockgrößen, die beim Löschen von Flash-Speichern verwendet werden, einen erheblichen Geschwindigkeitsvorteil gegenüber Nicht-Flash-EEPROM beim Schreiben großer Datenmengen. Ab 2019 kostete Flash-Speicher viel weniger als Byte-programmierbares EEPROM und war überall dort zum dominierenden Speichertyp geworden, wo ein System eine erhebliche Menge an nichtflüchtigem Festkörperspeicher benötigte . EEPROMs werden jedoch immer noch in Anwendungen verwendet, die nur wenig Speicherplatz benötigen, wie bei der seriellen Anwesenheitserkennung .

Flash-Speicher-Packages können Die-Stacking mit Through-Silicon-Vias und mehreren Dutzend Schichten von 3D-TLC-NAND-Zellen (pro Die) gleichzeitig verwenden, um Kapazitäten von bis zu 1 Tebibyte pro Package zu erreichen, indem 16 Stacked-Dies und ein integrierter Flash-Controller als separater Die im Inneren verwendet werden das Paket.

Geschichte

Hintergrund

Die Ursprünge des Flash-Speichers gehen auf die Entwicklung des Floating-Gate-MOSFET (FGMOS), auch Floating-Gate-Transistor genannt, zurück. Der ursprüngliche MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), auch bekannt als MOS-Transistor, wurde 1959 von dem ägyptischen Ingenieur Mohamed M. Atalla und dem koreanischen Ingenieur Dawon Kahng in den Bell Labs erfunden. der Floating-Gate-MOSFET mit dem chinesischen Ingenieur Simon Min Sze in den Bell Labs im Jahr 1967. Sie schlugen vor, dass er als Floating-Gate- Speicherzellen zum Speichern einer Form eines programmierbaren Festwertspeichers ( PROM ) verwendet werden könnte, der sowohl nichtflüchtig ist und umprogrammierbar.

Frühe Typen von Floating-Gate-Speichern umfassten in den 1970er Jahren EPROM (löschbarer PROM) und EEPROM (elektrisch löschbarer PROM). Die frühen Floating-Gate-Speicher erforderten jedoch, dass Ingenieure für jedes Datenbit eine Speicherzelle bauen mussten , was sich als umständlich, langsam und teuer erwies und Floating-Gate-Speicher in den 1970er Jahren auf Nischenanwendungen wie militärische Ausrüstung und die frühesten beschränkten experimentelle Handys .

Erfindung und Kommerzialisierung

Fujio Masuoka schlug während seiner Arbeit für Toshiba einen neuen Typ von Floating-Gate-Speicher vor, der es ermöglicht, ganze Speicherbereiche schnell und einfach zu löschen, indem eine Spannung an einen einzelnen Draht angelegt wird, der mit einer Gruppe von Zellen verbunden ist. Dies führte 1980 bei Toshiba zu Masuokas Erfindung des Flash-Speichers. Der Name "Flash" wurde laut Toshiba von Masuokas Kollege Shōji Ariizumi vorgeschlagen, weil ihn der Löschvorgang der Speicherinhalte an den Blitz einer Kamera erinnerte . Masuoka und Kollegen stellten 1984 die Erfindung des NOR- Flashs und dann des NAND- Flashes auf dem IEEE 1987 International Electron Devices Meeting (IEDM) in San Francisco vor.

Toshiba brachte 1987 NAND-Flash-Speicher auf den Markt. Die Intel Corporation stellte 1988 den ersten kommerziellen Flash-Chip vom NOR-Typ vor. NOR-basierter Flash hat lange Lösch- und Schreibzeiten, bietet jedoch vollständige Adress- und Datenbusse, die einen wahlfreien Zugriff auf jeden Speicherort ermöglichen. Damit ist er ein geeigneter Ersatz für ältere Read-Only-Memory (ROM)-Chips, die zum Speichern von Programmcode verwendet werden, der selten aktualisiert werden muss, wie etwa das BIOS eines Computers oder die Firmware von Set-Top-Boxen . Seine Lebensdauer kann von nur 100 Löschzyklen für einen On-Chip-Flash-Speicher über typischere 10.000 oder 100.000 Löschzyklen bis hin zu 1.000.000 Löschzyklen reichen. NOR-basierter Flash war die Grundlage früher Flash-basierter Wechselmedien; CompactFlash basierte ursprünglich darauf, spätere Karten wechselten jedoch zu weniger teuren NAND-Flash.

NAND-Flash hat kürzere Lösch- und Schreibzeiten und erfordert weniger Chipfläche pro Zelle, was eine höhere Speicherdichte und niedrigere Kosten pro Bit ermöglicht als NOR-Flash. Die I/O-Schnittstelle von NAND-Flash bietet jedoch keinen externen Adressbus mit wahlfreiem Zugriff. Vielmehr müssen Daten blockweise gelesen werden, mit typischen Blockgrößen von Hunderten bis Tausenden von Bits. Dies macht NAND-Flash als Drop-In-Ersatz für Programm-ROM ungeeignet, da die meisten Mikroprozessoren und Mikrocontroller wahlfreien Zugriff auf Byte-Ebene benötigen. In dieser Hinsicht ähnelt NAND-Flash anderen sekundären Datenspeichern , wie Festplatten und optischen Medien , und eignet sich daher hervorragend für den Einsatz in Massenspeichern, wie Speicherkarten und Solid-State-Laufwerken (SSD). Flash-Speicherkarten und SSDs speichern Daten mithilfe mehrerer NAND-Flash-Speicherchips.

Das erste NAND-basierte Format für Wechselspeicherkarten war SmartMedia , das 1995 auf den Markt kam. Viele andere folgten, darunter MultiMediaCard , Secure Digital , Memory Stick und xD-Picture Card .

Spätere Entwicklungen

Eine neue Generation von Speicherkartenformaten, darunter RS-MMC , miniSD und microSD , zeichnen sich durch extrem kleine Formfaktoren aus. Beispielsweise hat die microSD-Karte eine Fläche von knapp über 1,5 cm 2 bei einer Dicke von weniger als 1 mm.

NAND - Flash hat signifikante Mengen an Speicher erreicht Dichte als Folge von mehreren wichtigen Technologien, die frühen 2010er Jahre in den späten 2000er Jahren kommerzialisiert wurden.

Die Multi-Level-Cell- (MLC)-Technologie speichert mehr als ein Bit in jeder Speicherzelle . NEC demonstrierte 1998 die Multi-Level-Cell (MLC)-Technologie mit einem 80- Mb- Flash-Speicherchip, der 2 Bits pro Zelle speichert. STMicroelectronics demonstrierte im Jahr 2000 auch MLC mit einem 64 MB NOR-Flash- Speicherchip. Im Jahr 2009 führten Toshiba und SanDisk NAND-Flash-Chips mit QLC-Technologie ein, die 4 Bit pro Zelle speichern und eine Kapazität von 64 Gbit haben. Samsung Electronics führte die Triple-Level-Cell (TLC)-Technologie ein, die 3 Bits pro Zelle speichert, und begann 2010 mit der Massenproduktion von NAND-Chips mit TLC-Technologie.    

Blitz der Ladungsfalle

Die Charge-Trap-Flash- Technologie (CTF) ersetzt das schwebende Gate aus Polysilizium, das zwischen einem darüber liegenden Oxid des blockierenden Gates und einem darunter liegenden Tunneloxid angeordnet ist, durch eine elektrisch isolierende Siliziumnitridschicht; die Siliziumnitridschicht fängt Elektronen ein. Theoretisch ist CTF weniger anfällig für Elektronenlecks und bietet eine verbesserte Datenspeicherung.

Da CTF das Polysilizium durch ein elektrisch isolierendes Nitrid ersetzt, ermöglicht es kleinere Zellen und eine höhere Lebensdauer (geringerer Abbau oder Verschleiß). Jedoch können Elektronen eingefangen werden und sich im Nitrid ansammeln, was zu einer Degradation führt. Die Leckage wird bei hohen Temperaturen verschlimmert, da Elektronen mit steigenden Temperaturen stärker angeregt werden. Die CTF-Technologie verwendet jedoch immer noch ein Tunneloxid und eine Sperrschicht, die die Schwachstellen der Technologie sind, da sie immer noch auf übliche Weise beschädigt werden können (das Tunneloxid kann durch extrem hohe elektrische Felder abgebaut werden und die Sperrschicht durch Anode Heißlochinjektion (AHHI).

Eine Verschlechterung oder Abnutzung der Oxide ist der Grund dafür, dass Flash-Speicher eine begrenzte Lebensdauer hat und die Datenspeicherung mit zunehmender Verschlechterung abnimmt (das Potenzial für Datenverlust steigt), da die Oxide ihre elektrisch isolierenden Eigenschaften verlieren, wenn sie sich verschlechtern. Die Oxide müssen gegen Elektronen isolieren, um zu verhindern, dass sie austreten, was zu Datenverlust führen würde.

1991 beschrieben NEC- Forscher, darunter N. Kodama, K. Oyama und Hiroki Shirai, eine Art Flash-Speicher mit einer Charge-Trap-Methode. Im Jahr 1998 patentierte Boaz Eitan von Saifun Semiconductors (später von Spansion übernommen ) eine Flash-Speichertechnologie namens NROM, die eine Ladungsfallenschicht nutzt, um das herkömmliche Floating-Gate zu ersetzen, das in herkömmlichen Flash-Speicherdesigns verwendet wird. Im Jahr 2000 demonstrierte ein Forschungsteam von Advanced Micro Devices (AMD) unter der Leitung von Richard M. Fastow, dem ägyptischen Ingenieur Khaled Z. Ahmed und dem jordanischen Ingenieur Sameer Haddad (der später zu Spansion kam) einen Charge-Trapping-Mechanismus für NOR-Flash-Speicherzellen. CTF wurde später von AMD und Fujitsu im Jahr 2002 kommerzialisiert . Die 3D- V-NAND- Technologie (vertikales NAND) stapelt NAND-Flash-Speicherzellen mithilfe der 3D-Charge-Trap-Flash-Technologie (CTP) vertikal in einem Chip. Die 3D-V-NAND-Technologie wurde erstmals 2007 von Toshiba angekündigt, und das erste Gerät mit 24 Schichten wurde erstmals 2013 von Samsung Electronics kommerzialisiert .

3D-integrierte Schaltungstechnologie

Die 3D- IC-Technologie (3D-IC) stapelt Chips mit integrierten Schaltungen (IC) vertikal in einem einzigen 3D-IC-Chippaket. Toshiba führte im April 2007 die 3D-IC-Technologie für NAND-Flash-Speicher ein, als sie einen 16 GB eMMC-kompatiblen (Produktnummer THGAM0G7D8DBAI6, auf Verbraucher-Websites oft abgekürzt THGAM) eingebetteten NAND-Flash-Speicherchip vorstellten, der mit acht gestapelten 2 GB NAND-Flash-Chips hergestellt wurde . Im September 2007 führte Hynix Semiconductor (jetzt SK Hynix ) die 24-Schicht-3D-IC-Technologie mit einem 16- GB-Flash-Speicherchip ein, der mit 24 gestapelten NAND-Flash-Chips unter Verwendung eines Wafer-Bonding-Prozesses hergestellt wurde. Toshiba verwendete 2008 auch einen achtschichtigen 3D-IC für seinen 32- GB-THGBM-Flash-Chip. Im Jahr 2010 verwendete Toshiba einen 16-schichtigen 3D-IC für seinen 128- GB-THGBM2-Flash-Chip, der mit 16 gestapelten 8- GB-Chips hergestellt wurde. In den 2010er Jahren wurden 3D-ICs für NAND-Flash-Speicher in mobilen Geräten kommerziell eingesetzt .       

Ab August 2017 sind microSD-Karten mit einer Kapazität von bis zu 400 GB (400 Milliarden Byte) verfügbar. Im selben Jahr kombinierte Samsung 3D-IC-Chip-Stacking mit seinen 3D-V-NAND- und TLC-Technologien, um seinen 512  GB KLUFG8R1EM Flash-Speicherchip mit acht gestapelten 64-Layer-V-NAND-Chips herzustellen. 2019 produzierte Samsung einen 1024 GB Flash-Chip mit acht gestapelten 96-Layer-V-NAND-Chips und mit QLC-Technologie.  

Funktionsprinzipien

Eine Flash-Speicherzelle

Flash-Speicher speichert Informationen in einem Array von Speicherzellen, die aus Floating-Gate-Transistoren bestehen . In Single-Level-Cell- (SLC)-Vorrichtungen speichert jede Zelle nur ein Informationsbit. Multi-Level-Cell (MLC)-Geräte, einschließlich Triple-Level-Cell (TLC)-Geräte, können mehr als ein Bit pro Zelle speichern.

Das Floating-Gate kann leitend (typischerweise Polysilizium in den meisten Arten von Flash-Speichern) oder nicht leitend (wie bei SONOS- Flash-Speichern) sein.

Floating-Gate-MOSFET

In Flash-Speichern ähnelt jede Speicherzelle einem standardmäßigen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), außer dass der Transistor zwei Gates anstelle von einem hat. Die Zellen können als elektrischer Schalter angesehen werden, bei dem Strom zwischen zwei Anschlüssen (Source und Drain) fließt und von einem Floating Gate (FG) und einem Control Gate (CG) gesteuert wird. Der CG ähnelt dem Gate anderer MOS-Transistoren, darunter befindet sich jedoch der FG, der rundum durch eine Oxidschicht isoliert ist. Der FG ist zwischen dem CG und dem MOSFET-Kanal eingefügt. Da der FG durch seine Isolierschicht elektrisch isoliert ist, werden darauf platzierte Elektronen eingefangen. Wenn der FG mit Elektronen geladen wird, schirmt diese Ladung das elektrische Feld vom CG ab, wodurch die Schwellenspannung (V T1 ) der Zelle erhöht wird. Dies bedeutet, dass nun eine höhere Spannung (V T2 ) an den CG angelegt werden muss, um den Kanal leitend zu machen. Um einen Wert aus dem Transistor auszulesen, wird eine Zwischenspannung zwischen den Schwellenspannungen (V T1 & V T2 ) an den CG angelegt. Wenn der Kanal bei dieser Zwischenspannung leitet, muss der FG ungeladen sein (wenn er geladen wäre, würden wir nicht leiten, da die Zwischenspannung kleiner als V T2 ist ), und daher wird eine logische "1" im Gate gespeichert. Wenn der Kanal bei der Zwischenspannung nicht leitet, zeigt dies an, dass der FG geladen ist, und daher wird eine logische "0" im Gate gespeichert. Das Vorhandensein einer logischen "0" oder "1" wird erfasst, indem festgestellt wird, ob ein Strom durch den Transistor fließt, wenn die Zwischenspannung am CG angelegt wird. In einer mehrstufigen Zellenvorrichtung, die mehr als ein Bit pro Zelle speichert , wird die Menge des Stromflusses erfasst (und nicht nur sein Vorhandensein oder Fehlen), um den Ladungspegel auf dem FG genauer zu bestimmen.

Floating-Gate-MOSFETs werden so genannt, weil sich zwischen dem Floating-Gate und dem Silizium eine elektrisch isolierende Tunneloxidschicht befindet, so dass das Gate über dem Silizium "schwebt". Das Oxid hält die Elektronen auf das Floating-Gate beschränkt. Eine Verschlechterung oder Abnutzung (und die begrenzte Lebensdauer von Floating-Gate-Flash-Speichern) tritt aufgrund des extrem hohen elektrischen Felds (10 Millionen Volt pro Zentimeter) auf, dem das Oxid ausgesetzt ist . Solche hohen Spannungsdichten können im relativ dünnen Oxid im Laufe der Zeit Atombindungen aufbrechen, seine elektrisch isolierenden Eigenschaften allmählich verschlechtern und ermöglichen, dass Elektronen eingefangen und frei vom Floating-Gate in das Oxid gelangen (Leck), wodurch die Wahrscheinlichkeit von Datenverlusten erhöht wird da die Elektronen (deren Menge verwendet wird, um verschiedene Ladungsniveaus darzustellen, die jeweils einer anderen Kombination von Bits im MLC-Flash zugeordnet sind) sich normalerweise im Floating-Gate befinden. Aus diesem Grund sinkt die Datenaufbewahrung und das Risiko von Datenverlusten steigt mit zunehmender Degradation.

Tunnelbau Fowler–Nordheim

Der Vorgang des Bewegens von Elektronen vom Steuergate in das Floating Gate wird als Fowler-Nordheim-Tunneln bezeichnet und ändert die Eigenschaften der Zelle grundlegend, indem die Schwellenspannung des MOSFET erhöht wird. Dies ändert wiederum den Drain-Source-Strom, der bei einer gegebenen Gate-Spannung durch den Transistor fließt, der letztendlich verwendet wird, um einen Binärwert zu codieren. Der Fowler-Nordheim-Tunneleffekt ist reversibel, sodass dem Floating Gate Elektronen hinzugefügt oder daraus entfernt werden können, Prozesse, die traditionell als Schreiben und Löschen bekannt sind.

Interne Ladepumpen

Trotz des Bedarfs an relativ hohen Programmier- und Löschspannungen benötigen heute praktisch alle Flash-Chips nur eine einzige Versorgungsspannung und erzeugen die erforderlichen hohen Spannungen mit Hilfe von chipinternen Ladungspumpen .

Mehr als die Hälfte der Energie, die ein 1,8-V-NAND-Flash-Chip verbraucht, geht in der Ladungspumpe selbst verloren. Da Aufwärtswandler von Natur aus effizienter sind als Ladungspumpen, haben Forscher, die stromsparende SSDs entwickeln, vorgeschlagen, zu den dualen Vcc/Vpp-Versorgungsspannungen zurückzukehren, die auf allen frühen Flash-Chips verwendet werden, und die hohe Vpp-Spannung für alle Flash-Chips in einer SSD mit einem einzigen zu treiben gemeinsamer externer Aufwärtswandler.

In Raumfahrzeugen und anderen strahlungsintensiven Umgebungen ist die Ladungspumpe auf dem Chip der erste Teil des Flash-Chips, der ausfällt, obwohl Flash-Speicher weiterhin – im Nur-Lese-Modus – bei viel höheren Strahlungswerten arbeiten werden.

NOR-Blitz

Verdrahtung und Struktur des NOR-Flash-Speichers auf Silizium

Beim NOR-Flash ist ein Ende jeder Zelle direkt mit Masse verbunden und das andere Ende direkt mit einer Bitleitung verbunden. Diese Anordnung wird "NOR-Flash" genannt, weil sie wie ein NOR-Gatter wirkt : Wenn eine der Wortleitungen (verbunden mit dem CG der Zelle) auf High gebracht wird, wirkt der entsprechende Speichertransistor, um die Ausgangsbitleitung auf Low zu ziehen. NOR-Flash ist nach wie vor die Technologie der Wahl für eingebettete Anwendungen, die einen diskreten nichtflüchtigen Speicher erfordern. Die für NOR-Bauelemente charakteristischen niedrigen Leselatenzen ermöglichen sowohl die direkte Codeausführung als auch die Datenspeicherung in einem einzigen Speicherprodukt.

Programmierung

Programmieren einer NOR-Speicherzelle (auf logisch 0 setzen), über Heiße-Elektronen-Injektion
Löschen einer NOR-Speicherzelle (auf logisch 1 setzen) über Quantentunneln

Eine einstufige NOR-Flash-Zelle in ihrem Vorgabezustand ist logisch äquivalent zu einem binären "1"-Wert, da Strom durch den Kanal unter Anlegen einer geeigneten Spannung an das Steuergate fließt, so dass die Bitleitungsspannung heruntergezogen wird. Eine NOR-Flashzelle kann wie folgt programmiert oder auf einen binären Wert "0" gesetzt werden:

  • an den CG . wird eine erhöhte Durchlassspannung (typischerweise >5 V) angelegt
  • der Kanal ist jetzt eingeschaltet, sodass Elektronen von der Source zum Drain fließen können (vorausgesetzt, ein NMOS-Transistor)
  • Der Source-Drain-Strom ist ausreichend hoch, um zu bewirken, dass einige hochenergetische Elektronen durch die Isolierschicht auf den FG springen, und zwar über einen Prozess, der als Heiße-Elektronen-Injektion bezeichnet wird .

Löschen

Um eine NOR-Flash-Zelle zu löschen (in den Zustand "1" zurückzusetzen), wird eine große Spannung der entgegengesetzten Polarität zwischen dem CG- und dem Source-Anschluss angelegt, wodurch die Elektronen durch Quantentunneln vom FG abgezogen werden . Moderne NOR-Flash-Speicherchips sind in Löschsegmente (oft als Blöcke oder Sektoren bezeichnet) unterteilt. Der Löschvorgang kann nur blockweise durchgeführt werden; alle Zellen in einem Löschsegment müssen zusammen gelöscht werden. Das Programmieren von NOR-Zellen kann jedoch im Allgemeinen ein Byte oder ein Wort gleichzeitig durchgeführt werden.

Verdrahtung und Struktur des NAND-Flash-Speichers auf Silizium

Nand Flash

NAND-Flash verwendet auch Floating-Gate-Transistoren , aber sie sind auf eine Weise verbunden, die einem NAND-Gate ähnelt : Mehrere Transistoren sind in Reihe geschaltet und die Bitleitung wird nur dann auf Low gezogen, wenn alle Wortleitungen auf High gezogen werden (über den Transistoren). V T ). Diese Gruppen werden dann über einige zusätzliche Transistoren mit einem Bitleitungs-Array vom NOR-Typ verbunden, genauso wie einzelne Transistoren im NOR-Flash verbunden sind.

Im Vergleich zu NOR-Flash fügt das Ersetzen einzelner Transistoren durch seriell verbundene Gruppen eine zusätzliche Adressierungsebene hinzu. Während NOR-Flash den Speicher erst seiten- und dann wortweise adressieren könnte, könnte NAND-Flash ihn seiten-, wort- und bitweise adressieren. Die Adressierung auf Bitebene eignet sich für bitserielle Anwendungen (z. B. Festplattenemulation), die jeweils nur auf ein Bit zugreifen. Execute-in-Place- Anwendungen erfordern andererseits, dass auf jedes Bit in einem Wort gleichzeitig zugegriffen wird. Dies erfordert eine Adressierung auf Wortebene. In jedem Fall sind sowohl Bit- als auch Wortadressierungsmodi mit entweder NOR- oder NAND-Flash möglich.

Um Daten zu lesen, wird zuerst die gewünschte Gruppe ausgewählt (so wie ein einzelner Transistor aus einem NOR-Array ausgewählt wird). Als nächstes werden die meisten Wortleitungen über die VT eines programmierten Bits hochgezogen, während eine von ihnen bis knapp über die VT eines gelöschten Bits hochgezogen wird . Die Seriengruppe leitet (und zieht die Bitleitung nach unten), wenn das ausgewählte Bit nicht programmiert wurde.

Die Reduzierung von Massedrähten und Bitleitungen ermöglicht trotz der zusätzlichen Transistoren ein dichteres Layout und eine größere Speicherkapazität pro Chip. (Die Massedrähte und Bitleitungen sind tatsächlich viel breiter als die Linien in den Diagrammen.) Darüber hinaus darf NAND-Flash normalerweise eine bestimmte Anzahl von Fehlern enthalten (NOR-Flash, wie er für ein BIOS-  ROM verwendet wird, wird erwartet, dass fehlerfrei). Hersteller versuchen, den nutzbaren Speicher zu maximieren, indem sie die Größe der Transistoren verkleinern.

NAND-Flash-Zellen werden gelesen, indem ihre Reaktion auf verschiedene Spannungen analysiert wird.

Schreiben und Löschen

NAND-Flash verwendet Tunnelinjektion zum Schreiben und Tunnelfreigabe zum Löschen. NAND-Flash-Speicher bildet den Kern der austauschbaren USB- Speichergeräte, die als USB-Flash-Laufwerke bekannt sind , sowie der meisten heute verfügbaren Speicherkartenformate und Solid-State-Laufwerke .

Die hierarchische Struktur von NAND Flash beginnt auf einer Zellenebene, die Strings, dann Seiten, Blöcke, Ebenen und schließlich einen Chip erstellt. Ein String ist eine Reihe verbundener NAND-Zellen, bei denen die Source einer Zelle mit der Drain der nächsten verbunden ist. Je nach NAND-Technologie besteht ein String typischerweise aus 32 bis 128 NAND-Zellen. Strings werden in Seiten organisiert, die dann in Blöcken organisiert sind, in denen jeder String mit einer separaten Leitung verbunden ist, die als Bitleitung (BL) bezeichnet wird. Alle Zellen mit derselben Position in der Kette sind durch die Steuergates durch eine Wortleitung (WL) verbunden enthält eine bestimmte Anzahl von Blöcken, die über dieselbe BL verbunden sind. Ein Flash-Die besteht aus einer oder mehreren Ebenen und der Peripherieschaltung, die benötigt wird, um alle Lese-/Schreib-/Löschvorgänge durchzuführen.

Die Architektur von NAND-Flash bedeutet, dass Daten seitenweise gelesen und programmiert werden können, typischerweise zwischen 4 KiB und 16 KiB groß, aber nur auf der Ebene ganzer Blöcke, die aus mehreren Seiten und MB bestehen, gelöscht werden können. Wenn ein Block gelöscht wird, werden alle Zellen logisch auf 1 gesetzt. Daten können nur in einem Durchgang auf eine Seite in einem gelöschten Block programmiert werden. Alle Zellen, die durch Programmierung auf 0 gesetzt wurden, können nur durch Löschen des gesamten Blocks auf 1 zurückgesetzt werden. Das bedeutet, dass, bevor neue Daten in eine Seite programmiert werden können, die bereits Daten enthält, der aktuelle Inhalt der Seite plus die neuen Daten auf eine neue, gelöschte Seite kopiert werden müssen. Steht eine passende Seite zur Verfügung, können die Daten sofort darauf geschrieben werden. Wenn keine gelöschte Seite verfügbar ist, muss ein Block gelöscht werden, bevor die Daten auf eine Seite in diesem Block kopiert werden. Die alte Seite wird dann als ungültig markiert und steht zum Löschen und Wiederverwenden zur Verfügung.

Vertikales NAND

3D NAND wird über 2D hinaus skaliert.

Vertikaler NAND- (V-NAND) oder 3D-NAND-Speicher stapelt Speicherzellen vertikal und verwendet eine Flash-Charge-Trap- Architektur. Die vertikalen Schichten ermöglichen größere flächige Bitdichten, ohne kleinere Einzelzellen zu erfordern. Es wird auch unter dem Warenzeichen BiCS Flash verkauft , das ein Warenzeichen der Kioxia Corporation (ehemals Toshiba Memory Corporation) ist. 3D NAND wurde erstmals 2007 von Toshiba angekündigt . V-NAND wurde erstmals 2013 von Samsung Electronics kommerziell hergestellt .

Struktur

V-NAND verwendet eine Charge-Trap-Flash- Geometrie (die 2002 von AMD und Fujitsu kommerziell eingeführt wurde ), die Ladung auf einem eingebetteten Siliziumnitridfilm speichert . Ein solcher Film ist robuster gegenüber Punktdefekten und kann dicker gemacht werden, um eine größere Anzahl von Elektronen aufzunehmen. V-NAND umhüllt eine planare Ladungsfallenzelle in eine zylindrische Form. Ab 2020 verwenden 3D-NAND-Flash-Speicher von Micron und Intel stattdessen Floating-Gates, jedoch verwenden 3D-NAND-Speicher von Micron 128 und darüber aufgrund der Auflösung der Partnerschaft zwischen Micron und Intel eine konventionelle Ladungsfallenstruktur. Charge Trap 3D NAND Flash ist dünner als Floating Gate 3D NAND. Beim Floating-Gate-3D-NAND sind die Speicherzellen vollständig voneinander getrennt, während beim Charge-Trap-3D-NAND vertikale Gruppen von Speicherzellen das gleiche Siliziumnitridmaterial teilen.

Eine einzelne Speicherzelle besteht aus einer planaren Polysiliziumschicht, die ein Loch enthält, das von mehreren konzentrischen vertikalen Zylindern gefüllt wird. Die Polysiliziumoberfläche des Lochs dient als Gate-Elektrode. Der äußerste Siliziumdioxid-Zylinder dient als Gate-Dielektrikum und umschließt einen Siliziumnitrid-Zylinder, der Ladung speichert, und umschließt wiederum einen Siliziumdioxid-Zylinder als Tunneldielektrikum, der einen zentralen Stab aus leitfähigem Polysilizium umgibt, der als leitender Kanal dient.

Speicherzellen in verschiedenen vertikalen Schichten stören sich nicht gegenseitig, da sich die Ladungen nicht vertikal durch das Siliziumnitrid-Speichermedium bewegen können und die den Gates zugeordneten elektrischen Felder innerhalb jeder Schicht eng begrenzt sind. Die vertikale Sammlung ist elektrisch identisch mit den seriell verbundenen Gruppen, in denen herkömmlicher NAND-Flash-Speicher konfiguriert ist.

Konstruktion

Das Wachstum einer Gruppe von V-NAND-Zellen beginnt mit einem abwechselnden Stapel von leitenden (dotierten) Polysiliziumschichten und isolierenden Siliziumdioxidschichten.

Der nächste Schritt besteht darin, ein zylindrisches Loch durch diese Schichten zu bilden. In der Praxis benötigt ein 128-  Gibit- V-NAND-Chip mit 24 Speicherzellenschichten etwa 2,9 Milliarden solcher Löcher. Als nächstes erhält die Innenfläche des Lochs mehrere Beschichtungen, zuerst Siliziumdioxid, dann Siliziumnitrid, dann eine zweite Schicht Siliziumdioxid. Schließlich wird das Loch mit leitfähigem (dotiertem) Polysilizium gefüllt.

Leistung

Ab 2013 ermöglicht die V-NAND-Flash-Architektur Lese- und Schreibvorgänge doppelt so schnell wie herkömmliches NAND und kann bis zu 10-mal so lange halten, während sie 50 Prozent weniger Strom verbraucht. Sie bieten eine vergleichbare physikalische Bitdichte bei der 10-nm-Lithographie, können jedoch die Bitdichte um bis zu zwei Größenordnungen erhöhen, wenn V-NAND bis zu mehreren hundert Schichten verwendet. Ab 2020 werden V-NAND-Chips mit 160 Schichten von Samsung entwickelt.

Kosten

Minimale Bitkosten von 3D-NAND von nicht-vertikaler Seitenwand. Die obere Öffnung erweitert sich mit mehr Schichten und wirkt der Zunahme der Bitdichte entgegen.

Die Waferkosten eines 3D-NAND sind vergleichbar mit verkleinerten (32 nm oder weniger) planaren NAND-Flash. Da jedoch die planare NAND-Skalierung bei 16 nm endet, kann die Kosten-pro-Bit-Reduzierung durch 3D-NAND beginnend mit 16 Schichten fortgesetzt werden. Aufgrund der nicht vertikalen Seitenwand des durch die Schichten geätzten Lochs; selbst eine geringfügige Abweichung führt zu minimalen Bitkosten, dh minimalen äquivalenten Entwurfsregeln (oder maximalen Dichte) für eine gegebene Anzahl von Schichten; diese minimale Bitkostenschichtzahl nimmt für kleinere Lochdurchmesser ab.

Einschränkungen

Löschen blockieren

Eine Einschränkung des Flash-Speichers besteht darin, dass er, obwohl er Byte- oder Wort-zu-einer-Zeit-Zugriffsart gelesen oder programmiert werden kann, nur blockweise gelöscht werden kann. Dadurch werden im Allgemeinen alle Bits im Block auf 1 gesetzt. Beginnend mit einem frisch gelöschten Block kann jede beliebige Stelle innerhalb dieses Blocks programmiert werden. Sobald ein Bit jedoch auf 0 gesetzt wurde, kann es nur durch Löschen des gesamten Blocks wieder auf 1 geändert werden. Mit anderen Worten, Flash-Speicher (insbesondere NOR-Flash) bietet Lese- und Programmieroperationen mit wahlfreiem Zugriff, jedoch keine willkürlichen Random -Zugriff auf Rewrite- oder Löschvorgänge. Eine Stelle kann jedoch umgeschrieben werden, solange die 0-Bits des neuen Wertes eine Obermenge der überschriebenen Werte sind. Ein Nibble- Wert kann beispielsweise auf 1111 gelöscht und dann als 1110 geschrieben werden. Aufeinanderfolgende Schreibvorgänge in dieses Nibble können ihn auf 1010, dann 0010 und schließlich 0000 ändern. Im Wesentlichen setzt das Löschen alle Bits auf 1 und die Programmierung kann nur Bits löschen auf 0. Einige Dateisysteme, die für Flash-Geräte entwickelt wurden, verwenden diese Rewrite-Fähigkeit, zum Beispiel Yaffs1 , um Sektor-Metadaten darzustellen. Andere Flash-Dateisysteme, wie beispielsweise YAFFS2 , verwenden diese "Rewrite"-Fähigkeit nie - sie leisten viel zusätzliche Arbeit, um eine "Write Once Rule" zu erfüllen.

Obwohl Datenstrukturen im Flash-Speicher nicht auf ganz allgemeine Weise aktualisiert werden können, können Mitglieder dadurch "entfernt" werden, indem sie als ungültig markiert werden. Diese Technik muss möglicherweise für Mehrebenenzellenbauelemente modifiziert werden, bei denen eine Speicherzelle mehr als ein Bit hält.

Gängige Flash-Geräte wie USB-Flash-Laufwerke und Speicherkarten bieten nur eine Schnittstelle auf Blockebene oder Flash Translation Layer (FTL), die jedes Mal in eine andere Zelle schreibt, um das Gerät auf Wear-Level zu bringen. Dadurch wird ein inkrementelles Schreiben innerhalb eines Blocks verhindert; es verhindert jedoch, dass das Gerät durch intensive Schreibmuster vorzeitig abgenutzt wird.

Gedächtnis tragen

Eine weitere Einschränkung besteht darin, dass Flash-Speicher eine endliche Anzahl von Programm-Lösch-Zyklen hat (normalerweise als P/E-Zyklen geschrieben). Die meisten im Handel erhältlichen Flash-Produkte halten garantiert etwa 100.000 P/E-Zyklen stand, bevor die Abnutzung beginnt, die Integrität des Speichers zu verschlechtern. Micron Technology und Sun Microsystems haben am 17. Dezember 2008 einen SLC-NAND-Flash-Speicherchip angekündigt, der für 1.000.000 P/E-Zyklen ausgelegt ist.

Die garantierte Zykluszahl kann nur für Block Null (wie bei TSOP-  NAND-Geräten) oder für alle Blöcke (wie bei NOR) gelten. Dieser Effekt wird in einigen Chip-Firmware- oder Dateisystemtreibern durch Zählen der Schreibvorgänge und dynamisches Neuzuordnen von Blöcken gemildert, um Schreiboperationen zwischen Sektoren zu verteilen; Diese Technik wird als Wear-Leveling bezeichnet . Ein anderer Ansatz besteht darin, im Falle eines Schreibfehlers eine Schreibverifizierung und eine Neuzuordnung auf Ersatzsektoren durchzuführen, eine Technik, die als Bad Block Management (BBM) bezeichnet wird. Bei tragbaren Verbrauchergeräten verlängern diese Abnutzungsmanagementtechniken typischerweise die Lebensdauer des Flash-Speichers über die Lebensdauer des Geräts selbst hinaus, und ein gewisser Datenverlust kann bei diesen Anwendungen akzeptabel sein. Für eine hochzuverlässige Datenspeicherung ist es jedoch nicht ratsam, Flash-Speicher zu verwenden, die viele Programmierzyklen durchlaufen müssen. Diese Einschränkung ist für 'read-only' Anwendungen wie Thin Clients und Router bedeutungslos , die nur einmal oder höchstens wenige Male während ihrer Lebensdauer programmiert werden.

Im Dezember 2012 gaben taiwanesische Ingenieure von Macronix ihre Absicht bekannt, auf dem IEEE International Electron Devices Meeting 2012 bekannt zu geben, dass sie herausgefunden haben, wie man die Lese-/Schreibzyklen von NAND-Flash-Speichern von 10.000 auf 100 Millionen Zyklen mithilfe eines "Selbstheilungsprozesses" verbessern kann die einen Flash-Chip mit "Onboard-Heizungen, die kleine Gruppen von Speicherzellen ausheizen konnten" verwendet. Das eingebaute thermische Glühen sollte den üblichen Löschzyklus durch einen lokalen Hochtemperaturprozess ersetzen, der nicht nur die gespeicherte Ladung löschte, sondern auch den elektroneninduzierten Stress im Chip reparierte, was zu Schreibzyklen von mindestens 100 Millionen führte. Das Ergebnis war ein Chip, der immer wieder gelöscht und neu beschrieben werden konnte, selbst wenn er theoretisch kaputt gehen sollte. So vielversprechend der Durchbruch von Macronix für die Mobilfunkbranche auch gewesen sein mag, es war jedoch nicht geplant, in naher Zukunft ein kommerzielles Produkt mit dieser Fähigkeit auf den Markt zu bringen.

Lesen stören

Das zum Lesen von NAND-Flash-Speichern verwendete Verfahren kann dazu führen, dass sich benachbarte Zellen in demselben Speicherblock im Laufe der Zeit ändern (programmiert werden). Dies wird als Lesestörung bezeichnet. Die Schwellenanzahl von Lesevorgängen liegt im Allgemeinen bei Hunderttausenden von Lesevorgängen zwischen dazwischenliegenden Löschvorgängen. Wenn kontinuierlich von einer Zelle gelesen wird, schlägt diese Zelle nicht fehl, sondern eine der umgebenden Zellen bei einem nachfolgenden Lesen. Um das Lesestörungsproblem zu vermeiden, zählt der Flash-Controller normalerweise die Gesamtzahl der Lesevorgänge für einen Block seit dem letzten Löschen. Wenn die Anzahl einen Zielgrenzwert überschreitet, wird der betroffene Block in einen neuen Block kopiert, gelöscht und dann an den Blockpool freigegeben. Der Originalblock ist nach dem Löschen so gut wie neu. Wenn der Flash-Controller jedoch nicht rechtzeitig eingreift, kommt es zu einem Lesestörungsfehler mit möglichem Datenverlust, wenn die Fehler zu zahlreich sind, um sie mit einem Fehlerkorrekturcode zu korrigieren .

Röntgeneffekte

Die meisten Flash-ICs werden in Ball Grid Array (BGA)-Gehäusen geliefert, und selbst solche, die dies nicht tun, werden oft neben anderen BGA-Gehäusen auf einer Leiterplatte montiert. Nach der PCB-Bestückung werden Platinen mit BGA-Gehäusen oft geröntgt, um zu sehen, ob die Kugeln die richtigen Verbindungen zum richtigen Pad herstellen oder ob das BGA nachbearbeitet werden muss . Diese Röntgenstrahlen können programmierte Bits in einem Flash-Chip löschen (programmierte "0"-Bits in gelöschte "1"-Bits umwandeln). Gelöschte Bits ("1"-Bits) werden von Röntgenstrahlen nicht beeinflusst.

Einige Hersteller stellen jetzt röntgensichere SD- und USB-Speichergeräte her.

Zugriff auf niedriger Ebene

Die Low-Level-Schnittstelle zu Flash-Speicherchips unterscheidet sich von denen anderer Speichertypen wie DRAM , ROM und EEPROM , die Bit-Änderbarkeit (sowohl Null zu Eins als auch Eins zu Null) und Direktzugriff über extern zugängliche Adressbusse unterstützen .

NOR-Speicher hat einen externen Adressbus zum Lesen und Programmieren. Beim NOR-Speicher erfolgt das Lesen und Programmieren wahlfrei, und das Entsperren und Löschen erfolgt blockweise. Bei NAND-Speichern erfolgt das Lesen und Programmieren seitenweise und das Entsperren und Löschen erfolgt blockweise.

NOR-Erinnerungen

NOR-Blitz von Intel

Das Lesen aus dem NOR-Flash ähnelt dem Lesen aus dem Direktzugriffsspeicher, vorausgesetzt, der Adress- und Datenbus sind korrekt zugeordnet. Aus diesem Grund können die meisten Mikroprozessoren NOR-Flash-Speicher als Execute-In-Place- Speicher (XIP) verwenden, was bedeutet, dass im NOR-Flash gespeicherte Programme direkt vom NOR-Flash ausgeführt werden können, ohne dass sie zuerst in den RAM kopiert werden müssen. NOR-Flash kann ähnlich wie beim Lesen mit wahlfreiem Zugriff programmiert werden. Die Programmierung ändert Bits von einer logischen Eins auf eine Null. Bits, die bereits Null sind, bleiben unverändert. Das Löschen muss jeweils blockweise erfolgen und setzt alle Bits im gelöschten Block auf eins zurück. Typische Blockgrößen sind 64, 128 oder 256  KiB .

Bad Block Management ist eine relativ neue Funktion in NOR-Chips. Bei älteren NOR-Geräten, die das Management fehlerhafter Blöcke nicht unterstützen, muss die Software oder der Gerätetreiber, der den Speicherchip steuert, abgenutzte Blöcke korrigieren, oder das Gerät funktioniert nicht mehr zuverlässig.

Die spezifischen Befehle zum Sperren, Entsperren, Programmieren oder Löschen von NOR-Speichern unterscheiden sich für jeden Hersteller. Um zu vermeiden, dass für jedes hergestellte Gerät eine einzigartige Treibersoftware erforderlich ist, ermöglichen spezielle Common Flash Memory Interface (CFI)-Befehle dem Gerät, sich selbst und seine kritischen Betriebsparameter zu identifizieren.

Neben seiner Verwendung als Direktzugriffs-ROM kann NOR-Flash auch als Speichergerät verwendet werden, indem die Direktzugriffsprogrammierung genutzt wird. Einige Geräte bieten eine Lese-während-Schreib-Funktion, sodass der Code auch dann weiter ausgeführt wird, wenn im Hintergrund ein Programm- oder Löschvorgang ausgeführt wird. Für sequentielle Datenschreibvorgänge weisen NOR-Flash-Chips im Vergleich zu NAND-Flash typischerweise langsame Schreibgeschwindigkeiten auf.

Ein typischer NOR-Flash benötigt keinen Fehlerkorrekturcode .

NAND-Erinnerungen

Die NAND-Flash-Architektur wurde 1989 von Toshiba eingeführt. Auf diese Speicher wird ähnlich wie auf Blockgeräte wie Festplatten zugegriffen . Jeder Block besteht aus mehreren Seiten. Die Seiten sind typischerweise 512, 2.048 oder 4.096 Byte groß. Jeder Seite sind einige Bytes (typischerweise 1/32 der Datengröße) zugeordnet, die zum Speichern einer Fehlerkorrekturcode- (ECC) -Prüfsumme verwendet werden können .

Typische Blockgrößen sind:

  • 32 Seiten à 512+16 Byte für eine Blockgröße (effektiv) von 16  KiB
  • 64 Seiten à 2.048+64 Bytes für eine Blockgröße von 128 KiB
  • 64 Seiten à 4.096+128 Byte bei einer Blockgröße von 256 KiB
  • 128 Seiten mit jeweils 4.096+128 Byte bei einer Blockgröße von 512 KiB.

Während das Lesen und Programmieren auf Seitenbasis durchgeführt wird, kann das Löschen nur auf Blockbasis durchgeführt werden.

NAND-Geräte erfordern auch die Verwaltung fehlerhafter Blöcke durch die Gerätetreibersoftware oder durch einen separaten Controller- Chip. SD-Karten enthalten beispielsweise Controller-Schaltkreise, um das Management fehlerhafter Blöcke und das Wear-Leveling durchzuführen . Wenn von High-Level-Software auf einen logischen Block zugegriffen wird, wird er vom Gerätetreiber oder Controller einem physischen Block zugeordnet. Eine Anzahl von Blöcken auf dem Flash-Chip kann zum Speichern von Abbildungstabellen beiseite gelegt werden, um mit schlechten Blöcken fertig zu werden, oder das System kann einfach jeden Block beim Einschalten überprüfen, um eine schlechte Blockabbildung im RAM zu erstellen. Die Gesamtspeicherkapazität schrumpft allmählich, wenn mehr Blöcke als fehlerhaft markiert werden.

NAND verlässt sich auf ECC, um Bits zu kompensieren, die während des normalen Gerätebetriebs spontan ausfallen können. Ein typischer ECC korrigiert einen Ein-Bit-Fehler in jeweils 2048 Bits (256 Bytes) unter Verwendung von 22 ECC-Bits oder einen Ein-Bit-Fehler in jeweils 4096 Bits (512 Bytes) unter Verwendung von 24 ECC-Bits. Wenn der ECC den Fehler während des Lesens nicht beheben kann, erkennt er den Fehler möglicherweise trotzdem. Beim Löschen oder Programmieren kann das Gerät Blöcke erkennen, die nicht programmiert oder gelöscht werden können, und sie als fehlerhaft markieren. Die Daten werden dann in einen anderen, guten Block geschrieben, und die Karte der schlechten Blöcke wird aktualisiert.

Hamming-Codes sind die am häufigsten verwendeten ECC für SLC-NAND-Flash. Reed-Solomon-Codes und BCH-Codes (Bose-Chaudhuri-Hocquenghem-Codes) werden häufig als ECC für MLC-NAND-Flash verwendet. Einige MLC-NAND-Flash-Chips generieren intern die entsprechenden BCH-Fehlerkorrekturcodes.

Die meisten NAND-Geräte werden ab Werk mit einigen fehlerhaften Blöcken ausgeliefert. Diese werden typischerweise gemäß einer spezifizierten Strategie zur Markierung fehlerhafter Blöcke markiert. Durch das Zulassen einiger schlechter Blöcke erzielen Hersteller weitaus höhere Ausbeuten, als dies möglich wäre, wenn alle Blöcke als gut verifiziert werden müssten. Dies reduziert die NAND-Flash-Kosten erheblich und verringert die Speicherkapazität der Teile nur geringfügig.

Bei der Ausführung von Software aus NAND-Speichern kommen häufig virtuelle Speicherstrategien zum Einsatz: Speicherinhalte müssen zunächst in Memory-mapped RAM ausgelagert oder kopiert und dort ausgeführt werden (was zur üblichen Kombination von NAND + RAM führt). Hilfreich ist eine Memory Management Unit (MMU) im System, die aber auch mit Overlays bewerkstelligt werden kann . Aus diesem Grund verwenden einige Systeme eine Kombination von NOR- und NAND-Speichern, wobei ein kleinerer NOR-Speicher als Software-ROM verwendet wird und ein größerer NAND-Speicher mit einem Dateisystem zur Verwendung als nichtflüchtiger Datenspeicherbereich partitioniert wird.

NAND opfert die Vorteile des Direktzugriffs und der Ausführung an Ort und Stelle von NOR. NAND eignet sich am besten für Systeme, die eine Datenspeicherung mit hoher Kapazität erfordern. Es bietet höhere Dichten, größere Kapazitäten und niedrigere Kosten. Es hat schnellere Löschvorgänge, sequenzielle Schreibvorgänge und sequenzielle Lesevorgänge.

Standardisierung

Eine Gruppe namens Open NAND Flash Interface Working Group (ONFI) hat eine standardisierte Low-Level-Schnittstelle für NAND-Flash-Chips entwickelt. Dies ermöglicht die Interoperabilität zwischen konformen NAND-Geräten verschiedener Hersteller. Die Version 1.0 der ONFI-Spezifikation wurde am 28. Dezember 2006 veröffentlicht. Sie spezifiziert:

  • Eine standardmäßige physikalische Schnittstelle ( Pinbelegung ) für NAND-Flash in TSOP -48-, WSOP-48-, LGA- 52- und BGA- 63- Gehäusen
  • Ein Standardbefehlssatz zum Lesen, Schreiben und Löschen von NAND-Flash-Chips
  • Ein Mechanismus zur Selbstidentifizierung (vergleichbar mit der seriellen Anwesenheitserkennung von SDRAM-Speichermodulen)

Die ONFI-Gruppe wird von großen NAND-Flash-Herstellern unterstützt, darunter Hynix , Intel , Micron Technology und Numonyx sowie von großen Herstellern von Geräten mit NAND-Flash-Chips.

Zwei große Hersteller von Flash-Geräten, Toshiba und Samsung , haben sich für eine Benutzeroberfläche ihres eigenen Designs namens Toggle Mode (und jetzt Toggle V2.0) entschieden. Diese Schnittstelle ist nicht Pin-to-Pin-kompatibel mit der ONFI-Spezifikation. Das Ergebnis ist, dass ein Produkt, das für die Geräte eines Anbieters entwickelt wurde, möglicherweise nicht in der Lage ist, die Geräte eines anderen Anbieters zu verwenden.

Eine Gruppe von Anbietern, darunter Intel , Dell und Microsoft , bildete eine Non-Volatile Memory Host Controller Interface (NVMHCI) Working Group. Das Ziel der Gruppe ist es, Standard-Software- und Hardware-Programmierschnittstellen für nichtflüchtige Speichersubsysteme bereitzustellen, einschließlich des "Flash-Cache"-Geräts, das an den PCI-Express- Bus angeschlossen ist.

Unterscheidung zwischen NOR- und NAND-Flash

NOR- und NAND-Flash unterscheiden sich in zwei wichtigen Punkten:

  • Die Anschlüsse der einzelnen Speicherzellen sind unterschiedlich.
  • Die Schnittstelle zum Lesen und Schreiben des Speichers ist unterschiedlich; NOR erlaubt wahlfreien Zugriff , während NAND nur Seitenzugriff erlaubt.

NOR- und NAND-Flash erhalten ihre Namen von der Struktur der Verbindungen zwischen Speicherzellen. Beim NOR-Flash werden Zellen parallel zu den Bitleitungen geschaltet, sodass Zellen einzeln gelesen und programmiert werden können. Die Parallelschaltung von Zellen ähnelt der Parallelschaltung von Transistoren in einem CMOS-NOR-Gatter. Beim NAND-Flash sind Zellen in Reihe geschaltet, ähnlich einem CMOS-NAND-Gatter. Die Reihenschaltungen verbrauchen weniger Platz als parallele, wodurch die Kosten für NAND-Flash reduziert werden. Es selbst verhindert nicht, dass NAND-Zellen einzeln gelesen und programmiert werden.

Jede NOR-Flash-Zelle ist größer als eine NAND-Flash-Zelle – 10 F 2 vs. 4 F 2  – selbst wenn genau dieselbe Halbleiterbauelement-Fertigung verwendet wird, und daher hat jeder Transistor, Kontakt usw. genau die gleiche Größe – weil NOR-Flash-Zellen ein separater Metallkontakt für jede Zelle.

Aufgrund der Reihenschaltung und des Entfernens von Wortleitungskontakten wird ein großes Gitter von NAND-Flash-Speicherzellen vielleicht nur 60 % der Fläche äquivalenter NOR-Zellen einnehmen (unter der Annahme derselben CMOS- Prozessauflösung, zum Beispiel 130  nm , 90 nm oder 65 nm). Die Designer von NAND-Flash haben erkannt, dass die Fläche eines NAND-Chips und damit die Kosten weiter reduziert werden können, indem die externe Adress- und Datenbus-Schaltung entfernt wird. Stattdessen könnten externe Geräte mit NAND-Flash über Befehls- und Datenregister mit sequentiellem Zugriff kommunizieren, die intern die erforderlichen Daten abrufen und ausgeben würden. Diese Designentscheidung machte den Direktzugriff auf NAND-Flash-Speicher unmöglich, aber das Ziel von NAND-Flash war es, mechanische Festplatten zu ersetzen, nicht ROMs zu ersetzen.

Attribut NAND NOCH
Hauptanwendung Dateispeicher Codeausführung
Speicherkapazität Hoch Niedrig
Kosten pro Bit Niedrig
Wirkleistung Niedrig
Standby-Leistung Niedrig
Schreibgeschwindigkeit Schnell
Lesegeschwindigkeit Schnell
An Ort und Stelle ausführen (XIP) Nein Jawohl
Zuverlässigkeit Hoch

Ausdauer schreiben

Die Schreibbeständigkeit von SLC-NOR-Flash mit Floating-Gate ist normalerweise gleich oder größer als die von NAND-Flash, während MLC-NOR und NAND-Flash ähnliche Beständigkeitsfähigkeiten aufweisen. In Datenblättern für NAND- und NOR-Flash sowie in Speichergeräten, die Flash-Speicher verwenden, aufgeführt sind Beispiele für Lebensdauer-Zykluswerte.

Art des Flash-Speichers Ausdauerwertung (Löschungen pro Block ) Beispiel(e) für Flash-Speicher oder Speichergerät
SLC- NAND 100.000 Samsung OneNAND KFW4G16Q2M, Toshiba SLC NAND Flash Chips, Transcend SD500, Fujitsu S26361-F3298
MLC NAND 5.000 bis 10.000 für Anwendungen mit mittlerer Kapazität;
1.000 bis 3.000 für Hochleistungsanwendungen
Samsung K9G8G08U0M (Beispiel für Anwendungen mittlerer Kapazität), Memblaze PBlaze4, ADATA SU900, Mushkin Reactor
TLC NAND 1.000 Samsung SSD 840
QLC-NAND ? SanDisk X4 NAND-Flash-SD-Karten
3D-SLC-NAND 100.000 Samsung Z-NAND
3D-MLC-NAND 6.000 bis 40.000 Samsung SSD 850 PRO, Samsung SSD 845DC PRO, Samsung 860 PRO
3D-TLC-NAND 1.000 bis 3.000 Samsung SSD 850 EVO, Samsung SSD 845DC EVO, Crucial MX300,Memblaze PBlaze5 900, Memblaze PBlaze5 700, Memblaze PBlaze5 910/916,Memblaze PBlaze5 510/516, ADATA SX 8200 PRO (wird auch unter der Marke „XPG Gammix“ verkauft, Modell S11 PROFI)
3D-QLC-NAND 100 bis 1.000 Samsung SSD 860 QVO SATA, Intel SSD 660p, Samsung SSD 980 QVO NVMe, Micron 5210 ION, Samsung SSD BM991 NVMe
3D-SPS-NAND Unbekannt In Entwicklung von SK Hynix (ehemals Intel) und Kioxia (ehemals Toshiba Memory).
SLC (Floating-Gate) NOR 100.000 bis 1.000.000 Numonyx M58BW (Belastbarkeit von 100.000 Löschvorgängen pro Block);
Spansion S29CD016J (Belastbarkeit von 1.000.000 Löschvorgängen pro Block)
MLC (Floating-Gate) NOR 100.000 Numonyx J3 Blitz

Durch die Anwendung bestimmter Algorithmen und Designparadigmen wie Wear-Leveling und Memory Over-Provisioning kann die Lebensdauer eines Speichersystems jedoch auf spezifische Anforderungen abgestimmt werden.

Um die Langlebigkeit des NAND-Flash zu berechnen, muss man die Größe des Speicherchips, den Speichertyp (zB SLC/MLC/TLC) und das Verwendungsmuster berücksichtigen.

Die 3D-NAND-Leistung kann sich beim Hinzufügen von Schichten verschlechtern.

Flash-Dateisysteme

Aufgrund der besonderen Eigenschaften von Flash-Speichern wird er am besten entweder mit einem Controller verwendet, um Wear-Leveling und Fehlerkorrektur durchzuführen, oder mit speziell entwickelten Flash-Dateisystemen, die Schreibvorgänge über die Medien verteilen und die langen Löschzeiten von NOR-Flash-Blöcken bewältigen. Das Grundkonzept hinter Flash-Dateisystemen ist folgendes: Wenn der Flash-Speicher aktualisiert werden soll, schreibt das Dateisystem eine neue Kopie der geänderten Daten in einen neuen Block, ordnet die Dateizeiger neu zu und löscht den alten Block später, wenn es hat Zeit.

In der Praxis werden Flash-Dateisysteme nur für Speichertechnologiegeräte (MTDs) verwendet, bei denen es sich um eingebettete Flash-Speicher ohne Controller handelt. Wechselbare Flash- Speicherkarten , SSDs, eMMC / eUFS- Chips und USB-Flash-Laufwerke verfügen über integrierte Controller, um Wear-Leveling und Fehlerkorrekturen durchzuführen, sodass die Verwendung eines bestimmten Flash-Dateisystems keinen Vorteil bringt.

Kapazität

Mehrere Chips werden oft in Arrays oder Chips gestapelt, um höhere Kapazitäten für die Verwendung in Unterhaltungselektronikgeräten wie Multimedia-Playern oder GPSs zu erreichen . Die Kapazitätsskalierung (Erhöhung) von Flash-Chips folgt dem Mooreschen Gesetz, da sie mit vielen der gleichen integrierten Schaltungstechniken und -ausrüstung hergestellt werden. Seit der Einführung von 3D-NAND ist die Skalierung nicht mehr unbedingt mit dem Mooreschen Gesetz verbunden, da immer kleinere Transistoren (Zellen) nicht mehr verwendet werden.

Verbraucher-Flash-Speichergeräte werden typischerweise mit verwendbaren Größen beworben, die als kleine ganzzahlige Potenz von zwei (2, 4, 8 usw.) und einer Bezeichnung von Megabyte (MB) oder Gigabyte (GB) ausgedrückt werden; zB 512 MB, 8 GB. Dies schließt SSDs ein, die als Festplattenersatz vermarktet werden, in Übereinstimmung mit herkömmlichen Festplatten , die Dezimalpräfixe verwenden . Somit ist eine mit „64 GB “ gekennzeichnete SSD  mindestens 64 × 1000 3 Byte (64 GB) groß. Die meisten Benutzer haben aufgrund des Platzbedarfs der Dateisystem-Metadaten etwas weniger Kapazität für ihre Dateien zur Verfügung.

Die darin enthaltenen Flash-Speicherchips sind in streng binären Vielfachen bemessen, aber die tatsächliche Gesamtkapazität der Chips ist an der Laufwerksschnittstelle nicht nutzbar. Sie ist erheblich größer als die beworbene Kapazität, um die Verteilung von Schreibvorgängen ( Wear Leveling ), Sparing, Fehlerkorrekturcodes und andere Metadaten zu ermöglichen, die von der internen Firmware des Geräts benötigt werden.

Im Jahr 2005 entwickelten Toshiba und SanDisk einen NAND-Flash-Chip, der 1 GB Daten mithilfe der Multi-Level-Cell- (MLC)-Technologie speichern kann und zwei Datenbits pro Zelle speichern kann. Im September 2005 gab Samsung Electronics bekannt, den weltweit ersten 2-GB-Chip entwickelt zu haben.

Im März 2006 kündigte Samsung Flash-Festplatten mit einer Kapazität von 4 GB an, die im Wesentlichen der Größenordnung kleinerer Laptop-Festplatten entsprechen, und im September 2006 kündigte Samsung einen 8-GB-Chip an, der in einem 40-nm-Fertigungsprozess hergestellt wird. Im Januar 2008 gab SanDisk die Verfügbarkeit seiner 16-GB-MicroSDHC- und 32-GB-SDHC-Plus-Karten bekannt.

Neuere Flash-Laufwerke (Stand 2012) haben viel größere Kapazitäten und fassen 64, 128 und 256 GB.

Eine gemeinsame Entwicklung bei Intel und Micron wird die Produktion von 32-Layer 3,5 Terabyte (TB) NAND Flash Sticks und 10 TB SSDs in Standardgröße ermöglichen. Das Gerät enthält 5 Pakete mit 16 × 48 GB TLC-Chips, die ein Floating-Gate-Zellendesign verwenden.

Flash-Chips werden weiterhin mit Kapazitäten unter oder um 1 MB hergestellt (zB für BIOS-ROMs und Embedded-Anwendungen).

Im Juli 2016 kündigte Samsung das 4 TB Samsung 850 EVO an, das seinen 256 Gbit 48-Layer TLC 3D V-NAND nutzt. Im August 2016 kündigte Samsung eine 32-TB-2,5-Zoll-SAS-SSD an, die auf ihrem 512-Gbit-64-Layer-TLC-3D-V-NAND basiert. Darüber hinaus erwartet Samsung, bis 2020 SSDs mit bis zu 100 TB Speicher vorzustellen.

Übertragungsraten

Flash-Speichergeräte sind normalerweise viel schneller beim Lesen als beim Schreiben. Die Leistung hängt auch von der Qualität der Speichercontroller ab, die kritischer werden, wenn die Geräte teilweise voll sind. Selbst wenn die einzige Änderung in der Fertigung das Formschrumpfen ist, kann das Fehlen einer geeigneten Steuerung zu verringerten Geschwindigkeiten führen.

Anwendungen

Serieller Flash

Serieller Flash: Silicon Storage Tech SST25VF080B

Serieller Flash ist ein kleiner Flash-Speicher mit geringem Stromverbrauch, der nur den seriellen Zugriff auf die Daten ermöglicht – anstatt einzelne Bytes zu adressieren, liest oder schreibt der Benutzer große zusammenhängende Bytegruppen im Adressraum seriell. Der Serial Peripheral Interface Bus (SPI) ist ein typisches Protokoll für den Zugriff auf das Gerät. Bei Integration in ein eingebettetes System benötigt serielles Flash weniger Drähte auf der Leiterplatte als parallele Flash-Speicher, da es Daten bitweise überträgt und empfängt. Dies kann eine Reduzierung des Platinenplatzes, des Energieverbrauchs und der Gesamtsystemkosten ermöglichen.

Es gibt mehrere Gründe, warum ein serielles Gerät mit weniger externen Pins als ein paralleles Gerät die Gesamtkosten erheblich senken kann:

  • Viele ASICs sind polster begrenzt, was bedeutet , dass die Größe der Düse durch die Anzahl der gezwungen ist , Drahtbond - Pads, anstatt die Komplexität und die Anzahl der Tore für die Gerätelogik verwendet. Das Eliminieren von Bondpads ermöglicht somit eine kompaktere integrierte Schaltung auf einem kleineren Chip; dies erhöht die Anzahl von Chips, die auf einem Wafer hergestellt werden können , und reduziert somit die Kosten pro Chip.
  • Die Reduzierung der Anzahl externer Pins reduziert auch die Montage- und Verpackungskosten . Ein serielles Gerät kann in einem kleineren und einfacheren Paket verpackt werden als ein paralleles Gerät.
  • Kleinere Gehäuse mit geringerer Pinanzahl belegen weniger PCB-Fläche.
  • Geräte mit geringerer Pinanzahl vereinfachen das PCB- Routing .

Es gibt zwei Haupttypen von SPI-Flash. Der erste Typ zeichnet sich durch kleine Seiten und einen oder mehrere interne SRAM-Seitenpuffer aus, die es ermöglichen, eine komplette Seite in den Puffer zu lesen, teilweise zu ändern und dann zurückzuschreiben (zum Beispiel der Atmel AT45 DataFlash oder der Micron Technology Page Erase NOR Flash ). Der zweite Typ hat größere Sektoren, wobei die kleinsten Sektoren, die typischerweise in dieser Art von SPI-Flash gefunden werden, 4 kB groß sind, aber sie können bis zu 64 kB groß sein. Da bei dieser Art von SPI-Flash kein interner SRAM-Puffer vorhanden ist, muss die komplette Seite vor dem Zurückschreiben ausgelesen und modifiziert werden, was die Verwaltung langsam macht. Der zweite Typ ist jedoch billiger als der erste und ist daher eine gute Wahl, wenn es sich bei der Anwendung um Code-Shadowing handelt.

Die beiden Typen sind nicht einfach austauschbar, da sie nicht die gleiche Pinbelegung haben und die Befehlssätze inkompatibel sind.

Die meisten FPGAs basieren auf SRAM-Konfigurationszellen und erfordern ein externes Konfigurationsgerät, oft einen seriellen Flash-Chip, um den Konfigurationsbitstrom bei jedem Stromzyklus neu zu laden .

Firmware-Speicher

Mit der zunehmenden Geschwindigkeit moderner CPUs sind parallele Flash-Geräte oft viel langsamer als der Speicherbus des Computers, an den sie angeschlossen sind. Umgekehrt bietet modernes SRAM Zugriffszeiten unter 10  ns , während DDR2 SDRAM Zugriffszeiten unter 20 ns bietet. Aus diesem Grunde ist es oft wünschenswert, Schatten Code in Flash in dem RAM gespeichert ist ; das heißt, der Code wird vor der Ausführung vom Flash in den RAM kopiert, damit die CPU mit voller Geschwindigkeit darauf zugreifen kann. Vorrichtung Firmware kann in einem seriellen Flash - Gerät gespeichert werden, und dann kopiert in SDRAM oder SRAM , wenn das Gerät hochgefahren ist. Die Verwendung eines externen seriellen Flash-Bausteins anstelle von On-Chip-Flash macht erhebliche Prozesskompromisse überflüssig (ein Herstellungsprozess, der für Hochgeschwindigkeitslogik gut ist, ist im Allgemeinen nicht gut für Flash und umgekehrt). Sobald entschieden wurde, die Firmware als einen großen Block einzulesen, ist es üblich, eine Komprimierung hinzuzufügen, um die Verwendung eines kleineren Flash-Chips zu ermöglichen. Typische Anwendungen für serielles Flash sind das Speichern von Firmware für Festplatten , Ethernet- Controller, DSL-Modems , drahtlose Netzwerkgeräte usw.

Flash-Speicher als Ersatz für Festplatten

Eine neuere Anwendung für Flash-Speicher ist der Ersatz von Festplatten . Flash-Speicher hat nicht die mechanischen Einschränkungen und Latenzen von Festplatten, daher ist ein Solid-State-Laufwerk (SSD) attraktiv, wenn es um Geschwindigkeit, Geräuschentwicklung, Stromverbrauch und Zuverlässigkeit geht. Flash-Laufwerke gewinnen als sekundäre Speichergeräte für mobile Geräte an Bedeutung. Sie werden auch als Ersatz für Festplatten in Hochleistungs-Desktop-Computern und einigen Servern mit RAID- und SAN- Architekturen verwendet.

Es bleiben einige Aspekte von Flash-basierten SSDs, die sie unattraktiv machen. Die Kosten pro Gigabyte Flash-Speicher bleiben deutlich höher als die von Festplatten. Auch Flash-Speicher hat eine endliche Anzahl von P/E- Zyklen ( Programme/Erase ), dies scheint jedoch derzeit unter Kontrolle zu sein, da sich die Garantien für Flash-basierte SSDs denen von aktuellen Festplatten annähern. Darüber hinaus können gelöschte Dateien auf SSDs auf unbestimmte Zeit verbleiben, bevor sie durch neue Daten überschrieben werden; Lösch- oder Schreddertechniken oder Software, die auf magnetischen Festplattenlaufwerken gut funktionieren, haben keine Auswirkungen auf SSDs und gefährden die Sicherheit und forensische Untersuchung. Aufgrund des von den meisten Solid-State-Laufwerken verwendeten sogenannten TRIM- Befehls, der die von der gelöschten Datei belegten logischen Blockadressen als ungenutzt markiert, um die Garbage Collection zu ermöglichen , ist Datenwiederherstellungssoftware jedoch nicht in der Lage, von solchen gelöschte Dateien wiederherzustellen.

Bei relationalen Datenbanken oder anderen Systemen, die ACID- Transaktionen erfordern , kann selbst eine bescheidene Menge an Flash-Speicher enorme Geschwindigkeiten über Arrays von Festplattenlaufwerken bieten.

Im Mai 2006 kündigte Samsung Electronics zwei Flash-Speicher-basierte PCs an, die Q1-SSD und Q30-SSD, die voraussichtlich im Juni 2006 erhältlich sein werden, die beide 32-GB-SSDs verwenden und zumindest anfänglich nur in Südkorea erhältlich waren . Die Einführung von Q1-SSD und Q30-SSD verzögerte sich und wurde schließlich Ende August 2006 ausgeliefert.

Der erste auf Flash-Speicher basierende PC war der Sony Vaio UX90, der am 27. Juni 2006 zur Vorbestellung angekündigt wurde und in Japan am 3. Juli 2006 mit einer 16-Gb-Flash-Speicher-Festplatte ausgeliefert wurde. Ende September 2006 hat Sony den Flash-Speicher des Vaio UX90 auf 32 GB aufgerüstet.

Mit dem 2008 vorgestellten ersten MacBook Air wurde optional ein Solid State Drive angeboten , ab 2010 wurden alle Modelle mit einer SSD ausgeliefert. Ab Ende 2011, als Teil der Intel ‚s Ultrabook - Initiative, eine zunehmende Anzahl von ultra-dünnen Notebooks werden serienmäßig mit SSDs ausgeliefert.

Es gibt auch Hybridtechniken wie Hybrid Drive und ReadyBoost , die versuchen, die Vorteile beider Technologien zu kombinieren, indem Flash als nichtflüchtiger Hochgeschwindigkeits- Cache für Dateien auf der Festplatte verwendet wird, auf die häufig verwiesen, aber selten geändert wird, wie z ausführbare Dateien des Betriebssystems .

Flash-Speicher als RAM

Ab 2012 gibt es Versuche, Flash-Speicher als Hauptspeicher des Computers, DRAM, zu verwenden .

Archivierung oder Langzeitspeicherung

Floating-Gate-Transistoren in der Flash-Speichervorrichtung halten Ladung, die Daten darstellt. Diese Ladung entweicht im Laufe der Zeit allmählich, was zu einer Anhäufung von logischen Fehlern führt , die auch als " Bitrot " oder "Bitfading" bekannt sind.

Vorratsdatenspeicherung

Es ist unklar, wie lange Daten auf dem Flash-Speicher unter Archivbedingungen (dh milde Temperatur und Feuchtigkeit mit seltenem Zugriff mit oder ohne prophylaktischem Neuschreiben) bestehen bleiben. Datenblätter der Flash-basierten " ATmega "-Mikrocontroller von Atmel versprechen typischerweise Retentionszeiten von 20 Jahren bei 85 °C (185 °F) und 100 Jahren bei 25 °C (77 °F).

Die Aufbewahrungsdauer variiert je nach Typen und Modellen des Flash-Speichers. Die Ladung der Transistoren, die die Daten halten, wird bei Stromversorgung und Leerlauf routinemäßig von der Firmware des Flash-Speichers aufgefrischt . Die Fähigkeit, Daten aufzubewahren, variiert je nach Flash-Speichergerät aufgrund von Unterschieden in der Firmware, Datenredundanz und Fehlerkorrekturalgorithmen .

In einem Artikel von CMU aus dem Jahr 2015 heißt es: "Die heutigen Flash-Geräte, die keine Flash-Aktualisierung erfordern, haben ein typisches Aufbewahrungsalter von 1 Jahr bei Raumtemperatur." Und diese Retentionszeit nimmt mit steigender Temperatur exponentiell ab. Das Phänomen kann durch die Arrhenius-Gleichung modelliert werden .

FPGA-Konfiguration

Einige FPGAs basieren auf Flash-Konfigurationszellen, die direkt als (programmierbare) Schalter verwendet werden, um interne Elemente miteinander zu verbinden, wobei dieselbe Art von Floating-Gate-Transistor verwendet wird wie die Flash-Datenspeicherzellen in Datenspeichergeräten.

Industrie

Eine Quelle gibt an, dass die Flash-Speicherindustrie im Jahr 2008 etwa 9,1 Milliarden US-Dollar an Produktion und Umsatz umfasste. Andere Quellen beziffern den Flash-Speichermarkt im Jahr 2006 auf über 20 Milliarden US-Dollar, was mehr als acht Prozent des gesamten Halbleitermarktes und mehr als 34 Prozent des gesamten Halbleiterspeichermarktes ausmacht. Im Jahr 2012 wurde der Markt auf 26,8 Milliarden US-Dollar geschätzt. Die Herstellung eines Flash-Speicherchips kann bis zu 10 Wochen dauern.

Hersteller

Im Folgenden sind die größten Hersteller von NAND-Flash-Speichern mit Stand vom ersten Quartal 2019 aufgeführt.

  1. Samsung-Elektronik – 34,9%
  2. Kioxie – 18,1%
  3. Western Digital Corporation – 14%
  4. Mikron-Technologie – 13,5%
  5. SK Hynix – 10,3%
  6. Intel – 8,7%

Sendungen

Flash-Speicher-Lieferungen ( geschätzte hergestellte Einheiten)
Jahre) Diskrete Flash- Speicherchips Datenkapazität des Flash-Speichers ( Gigabyte ) Floating-Gate-MOSFET- Speicherzellen (Milliarden)
1992 26.000.000 3 24
1993 73.000.000 17 139
1994 112.000.000 25 203
1995 235.000.000 38 300
1996 359.000.000 140 1.121
1997 477.200.000+ 317+ 2.533+
1998 762.195.122 455+ 3,642+
1999 12.800.000.000 635+ 5.082+
2000–2004 134.217.728.000 (NAND) 1.073.741.824.000 (NAND)
2005–2007 ?
2008 1.226.215.645 (mobiles NAND)
2009 1.226.215.645+ (mobiles NAND)
2010 7.280.000.000+
2011 8.700.000.000
2012 5.151.515.152 ( seriell )
2013 ?
2014 ? 59 000 000 000 118.000.000.000+
2015 7.692.307.692 (NAND) 85 000 000 000 170 000 000 000+
2016 ? 100.000.000.000 200 000 000 000+
2017 ? 148.200.000.000 296.400.000.000+
2018 ? 231.640.000.000 463.280.000.000+
2019 ? ? ?
2020 ? ? ?
1992–2020 45.358.454.134+ Speicherchips 758.057.729.630+ Gigabyte 2.321.421.837.044  Milliarden+ Zellen

Neben einzelnen Flash-Speicherchips ist Flash-Speicher auch in Mikrocontroller (MCU)-Chips und System-on-Chip (SoC) -Bausteine eingebettet . Flash-Speicher ist in ARM-Chips eingebettet , die bis 2019 weltweit 150 Milliarden Einheiten verkauft haben, und in programmierbare System-on-Chip (PSoC)-Bausteine, die bis 2012 1,1 Milliarden Einheiten verkauft haben . Das sind mindestens 151,1 Milliarden MCU- und SoC-Chips mit eingebettetem Flash-Speicher, zusätzlich zu den 45,4 Milliarden bekannten Einzelverkäufen von Flash-Chips (Stand 2015), insgesamt mindestens 196,5 Milliarden Chips mit Flash-Speicher.      

Flash-Skalierbarkeit

Aufgrund seiner relativ einfachen Struktur und des hohen Bedarfs an höherer Kapazität ist NAND-Flash-Speicher die am aggressivsten skalierte Technologie unter den elektronischen Geräten . Der starke Wettbewerb unter den wenigen führenden Herstellern trägt nur zur Aggressivität bei der Verkleinerung der Designregel oder des Prozesstechnologieknotens für MOSFETs mit schwebendem Gate bei . Während die erwartete Schrumpfungszeit gemäß der ursprünglichen Version des Mooreschen Gesetzes alle drei Jahre einen Faktor von zwei beträgt , wurde dies im Fall von NAND-Flash kürzlich auf einen Faktor von zwei alle zwei Jahre beschleunigt.

ITRS oder Firma 2010 2011 2012 2013 2014 2015 2016 2017 2018
ITRS Flash-Roadmap 2011 32 nm 22 nm 20 nm 18 nm 16 nm
Aktualisierte ITRS Flash-Roadmap 17 nm 15 nm 14 nm
Samsung
(Samsung-3D-NAND)
35– 20 nm 27 nm 21 nm
( MLC , DC )
19–16 nm
19– 10 nm (MLC, DC)
19–10 nm
V-NAND (24L)
16–10 nm
V-NAND (32L)
16–10 nm 12–10 nm 12–10 nm
Mikron , Intel 34–25 nm 25 nm 20 nm
(MLC + HKMG)
20 nm
(DC)
16 nm 16 nm
3D-NAND
16 nm
3D-NAND
12 nm
3D-NAND
12 nm
3D-NAND
Toshiba , WD ( SanDisk ) 43–32 nm
24 nm (Toshiba)
24 nm 19 nm
(MLC, DC)
15 nm 15 nm
3D-NAND
15 nm
3D-NAND
12 nm
3D-NAND
12 nm
3D-NAND
SK Hynix 46–35 nm 26 nm 20 nm (MLC) 16 nm 16 nm 16 nm 12 nm 12 nm

Wenn die MOSFET- Merkmalsgröße von Flash-Speicherzellen die Mindestgrenze von 15–16 nm erreicht, werden weitere Erhöhungen der Flash-Dichte durch TLC (3 Bits/Zelle) in Kombination mit vertikaler Stapelung von NAND-Speicherebenen vorangetrieben. Die Abnahme der Dauerhaftigkeit und die Zunahme nicht korrigierbarer Bitfehlerraten, die mit der Verkleinerung der Merkmalsgröße einhergehen, können durch verbesserte Fehlerkorrekturmechanismen kompensiert werden. Selbst mit diesen Fortschritten kann es unmöglich sein, Flash wirtschaftlich auf immer kleinere Dimensionen zu skalieren, wenn die Anzahl der Elektronenhaltekapazitäten abnimmt. Viele vielversprechende neue Technologien (wie FeRAM , MRAM , PMC , PCM , ReRAM und andere) werden als möglicher skalierbarer Ersatz für Flash untersucht und entwickelt.

Zeitleiste

Datum der Einführung Chipname Speicherpaketkapazität (in Bit ; Megabit (Mb), Gigabit (Gb), Terabit (Tb) Blitztyp Zelltyp Hersteller Verfahren Bereich Ref
1984 ? ? NOCH SLC Toshiba ? ?
1985 ? 256 kb NOCH SLC Toshiba 2.000 nm ?
1987 ? ? NAND SLC Toshiba ? ?
1989 ? 1 MB NOCH SLC Seeq , Intel ? ?
4 MB NAND SLC Toshiba 1.000 nm
1991 ? 16 MB NOCH SLC Mitsubishi 600 nm ?
1993 DD28F032SA 32 MB NOCH SLC Intel ? 280 mm²
1994 ? 64 MB NOCH SLC NEC 400 nm ?
1995 ? 16 MB DINOR SLC Mitsubishi, Hitachi ? ?
NAND SLC Toshiba ? ?
32 MB NAND SLC Hitachi, Samsung , Toshiba ? ?
34 MB Seriennummer SLC SanDisk
1996 ? 64 MB NAND SLC Hitachi , Mitsubishi 400 nm ?
QLC NEC
128 MB NAND SLC Samsung, Hitachi ?
1997 ? 32 MB NOCH SLC Intel, Sharp 400 nm ?
NAND SLC AMD, Fujitsu 350 nm
1999 ? 256 MB NAND SLC Toshiba 250 nm ?
MLC Hitachi
2000 ? 32 MB NOCH SLC Toshiba 250 nm ?
64 MB NOCH QLC STMicroelectronics 180 nm
512 MB NAND SLC Toshiba ? ?
2001 ? 512 MB NAND MLC Hitachi ? ?
1 GB NAND MLC Samsung
Toshiba, SanDisk 160 nm ?
2002 ? 512 MB NROM MLC Saifun 170 nm ?
2 GB NAND SLC Samsung, Toshiba ? ?
2003 ? 128 MB NOCH MLC Intel 130 nm ?
1 GB NAND MLC Hitachi
2004 ? 8 GB NAND SLC Samsung 60 nm ?
2005 ? 16 Gigabyte NAND SLC Samsung 50 nm ?
2006 ? 32 GB NAND SLC Samsung 40 nm
April 2007 THGAM 128 GB Gestapeltes NAND SLC Toshiba 56 nm 252 mm²
September 2007 ? 128 GB Gestapeltes NAND SLC Hynix ? ?
2008 THGBM 256 GB Gestapeltes NAND SLC Toshiba 43 nm 353 mm²
2009 ? 32 GB NAND TLC Toshiba 32 nm 113 mm²
64 GB NAND QLC Toshiba, SanDisk 43 nm ?
2010 ? 64 GB NAND SLC Hynix 20 nm ?
TLC Samsung 20 nm ?
THGBM2 1 TB Gestapeltes NAND QLC Toshiba 32 nm 374 mm²
2011 KLMCG8GE4A 512 GB Gestapeltes NAND MLC Samsung ? 192 mm²
2013 ? ? NAND SLC SK Hynix 16 nm ?
128 GB V-NAND TLC Samsung 10 nm ?
2015 ? 256 GB V-NAND TLC Samsung ? ?
2017 ? 512 GB V-NAND TLC Samsung ? ?
768 GB V-NAND QLC Toshiba ? ?
KLUFG8R1EM 4 TB Gestapelter V-NAND TLC Samsung ? 150 mm²
2018 ? 1 TB V-NAND QLC Samsung ? ?
1,33 TB V-NAND QLC Toshiba ? 158 mm²
2019 ? 512 GB V-NAND QLC Samsung ? ?
1 TB V-NAND TLC SK Hynix ? ?
eUFS (1  TB) 8 TB 16 Lagen gestapeltes V-NAND QLC Samsung ? 150 mm²

Siehe auch

Anmerkungen

Verweise

Externe Links